Wie der Inquirer berichtet, scheint mit dem Cell Chip etwas nicht zu stimmen.
Der Cell selbst besticht durch ein Design von einem Hauptprozessor mit 7 synergistischen Arbeitsprozessoren (SPEs), die alle in einem Chip stecken.
Der Hauptspeicher den Cell anspricht besteht aus neuartigem XDR-Speicher und die Zugriffsgeschwindigkeiten auf diesen Speicher sind wie schon bisher bekannt, auf hohem Niveau (16-25GB/s), wenn man sich das Bild einer Slide aus einer Sonypräsentation dazu aus der Mediagallery anschaut.
Der Hund liegt aber bei dem lokalen Speicher begraben. Dort steht beim Lesezugriff, dass die Übertragungsrate bei etwa 16MB/s liegt. Ja, ihr lest richtig. Megabyte, nicht Gigabyte. Und auf dem Bild selbst sieht man auch, dass Sony da "no, this isn't a typo..." stehen hat.
Was bedeutet diese Zahl konkret? Dass der "lokale Speicher" des Cells absolut unbrauchbar ist. Sonys Empfehlung besteht darin, von diesem Speicher nicht zu lesen, sondern den RSX dafür zu benutzen. Ihr könnt Euch sicherlich vorstellen, wie kompliziert das Entwickeln für die Konsole wird, wenn man den lokalen Speicher über solche Umwege ansprechen muss (wenn überhaupt).
Der Inquirer mutmaßt auch dann weiter, dass dies durchaus der Grund gewesen sein könnte, wieso alle PS3 Demos auf der E3 so objektarm waren.
Damit aber noch nicht genug. Wie es scheint, schafft der RSX der PS3 es nur etwa 275 Mill. Dreiecke/s zu bearbeiten, im Gegensatz zu den etwa 500+ Mill. Dreiecke/s die die XBOX 360 zu verarbeiten vermag.
"You end up with a console with half the triangle setup rate of the 360, a crippled CPU that is a bitch to program, and tools that are atrocious [grauenhaft] compared to the 360. To make matters worse, you have an arrogant set of execs telling us that twice the price is worth it for half the power, a year late. If it isn't already too late, Sony had better do something about this recto-cranial inversion or it may very well sink the console."
Update:
So, die Gretchenfrage natürlich ist, was hat es mit dem lokalen Speicher auf sich, da sich diese Frage ganz berechtigt auftut.
Mit Main Memory auf dem Slide wird der Hauptspeicher bezeichnet, der wie wir wissen über einen extrem schnellen Bus an die Cell CPU angeschlossen ist.
Als "lokaler Speicher" bleiben dann nur noch 3 Kandidaten übrig:
a) Der L2 und L1 Cache
b) Der Local Store innerhalb der SPEs / EIB
c) Lokaler Grafikspeicher auf dem RSX
a) erübrigt sich auch als Kandidat für diesen Flaschenhals, da gerade der Sinn und Zweck eines Cachespeichers die hohe Geschwindigkeit ist.
Nun bleibt der EIB oder aber der Speicher innerhalb der SPEs. Letzteres schliessen wir wieder aus, denn es gibt keinen Grund wieso dieser Speicher so langsam angebunden sein sollte, wenn er denn in diesen Kernen integriert ist. Dieser Speicher ist ein Austauschelement für die 128 Register, die jedes dieser SPE Einheiten besitzt.
Also haben wir noch den EIB (Element Interface Bus), der diese ganzen SPEs miteinander verbindet und aus 4 sechzehn Byte großen Datenringen besteht und der pro Taktzyklus 96/Byte austauschen kann.
Aber das bezeugt eigentlich auch wieder, dass dieser Ring bzw. Bus sehr schnell angebunden ist, denn 96/Byte pro Taktzyklus sind eine Menge und da der Cell bei 3.2 GHz läuft, kommt man auf einen sehr hohen Wert.
Übrig bleibt nur der Grafikspeicher der aber ausserhalb des Cells liegt und somit in Bezug auf den Prozessor nicht als "lokal" bezeichnet werden dürfte.
Die einzelnen SPEs können nicht auf Speicher ausserhalb ihres eigenen direkt zugreifen [2]:
"The SPEs operate on registers which are read from or written to the local stores. The local stores can access main memory in blocks of 1Kb minimum (16Kb maximum) but the SPEs cannot act directly on main memory (they can only move data to or from the local stores)."
Wo bei anderen Architekturen die Fetchraten bei einigen hundert Bytes liegt, sind hier die Raten bei mehreren KBytes.
Der Hund liegt nun an dieser Stelle begraben: Was meint das Slide mit lokalem Speicher?
Wenn wirklich die Local Stores der einzelnen SPEs gemeint wären, dann würde das den gesamten Cell ausknocken und der ganze Chip wäre ein ziemliches Fehldesign. Plausibel erscheint nur, dass a) entweder mit lokalem Speicher doch irgendein externer Speicher im "Umfeld" des Cells gemeint ist (wie der Grafikspeicher auf dem RSX, in diesem Fall wäre eine langsame Anbindung vernachlässigbar), oder aber die Slide ist schlichtweg ungenügend an dieser Stelle.